# DRIVING CIRCUIT FOR PLASMA DISPLAY PANEL AND PLASMA DISPLAY DEVICE

Patent number:

JP2000148082

**Publication date:** 

2000-05-26

Inventor:

WATABE KAZUYOSHI

Applicant:

MITSUBISHI ELECTRIC CORP

Classification:

- international:

G09G3/28; G09G3/20; H04N5/66

- european:

Application number:

JP19980323391 19981113


Priority number(s):

JP19980323391 19981113

Report a data error here

#### Abstract of JP2000148082

PROBLEM TO BE SOLVED: To avoid spread of a failure by stopping supplying a high voltage and letting a recovering condenser discharge the electric charges accumulated therein when the failure occurs on a plasma display device. SOLUTION: An X-common driver 21 connected with a capacitance component CL of a PDP is provided with a reactive power recovering circuit 22, and a switching element SW is connected in parallel with a recovering condenser C1 in the circuit 22. A state signal CONTH from a high voltage drop detector CHH is inputted to a control terminal 23 of the switching element SW. When the circuit CHH judges that at least one of the high voltages VH is lower than a prescribed voltage value, and generates and outputs the state signal CONTH based on the result of the judgment, the driving circuit of the high voltage power source supply part SPH is properly controlled and stops supplying the high voltage power supply to each display circuit, and the switching element SW is controlled to be ON-state and discharges the electric charges accumulated in the recovering condenser C1.



BEST AVAILABLE COPY

### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-148082 (P2000-148082A)

EE29 FF12 GC12 HH02 HH04

(43)公開日 平成12年5月26日(2000.5.26)


(51) Int.Cl.7		觀別記号		FΙ					テーマコート*(参考)	
G09G	3/28			G 0	9 G	3/28		E	5C058	
	3/20	6 1 1				3/20		611A	5 C O 8 O	
		6 2 1						6 2 1 G		
		6 2 4						624P		
		670						670D		
			審査請求	未請求	請求	項の数10	OL		最終頁に続く	
(21)出願番号		特顧平10-323391		(71)	出願人	. 000006	013			
(22) 出顧日		平成10年11月13日(1998.11.13)			三菱電機株式会社 東京都千代田区丸の内二丁目2番3号 (72)発明者 渡部 一喜					
				(74)	LDaron I	菱電機	朱式会		目2番3号 三	
				(74)1	代理人			-18-1-107 / 8-4		
				F夕	ーム(者		)58 AA	茂明 (外 11 BA01 BA33 05 BB05 DD14		

#### (54) 【発明の名称】 プラズマディスプレイパネル用駆動回路及びプラズマディスプレイ装置

#### (57)【要約】

【課題】 プラズマディスプレイ装置の不具合発生時 に、高電圧の供給を停止し且つ回収コンデンサに蓄積し ている電荷を放出させて、不具合の波及を回避する。

【解決手段】 PDPの容量成分CLに接続されたX共 通ドライバ21は無効電力回収回路22を備え、回路2 2内の回収コンデンサC1 に並列にスイッチング素子S Wが接続されている。スイッチング素子SWの制御端子 23に高電圧低下検出回路CHHからの状態信号CON THが入力される。回路CHHが高電圧VHの内の少な くとも1つが所定の電圧値よりも低下している状態であ ると判定して、その判定結果に基づく状態信号CONT Hを生成・出力するときには、高電圧電源供給部SPH の駆動回路は適切に制御されて各表示回路への髙電圧電 源の供給を停止し、且つ、スイッチング素子SWはON 状態に制御されて回収コンデンサClk蓄積されている 電荷を放出する。



JJ02 JJ03

CONTH: 状態信号 VL:出力電圧(低電圧) VII:出力電圧(高電圧)

1

#### 【特許請求の範囲】

【請求項1】 所定の間隔を保って互いに平行に配設さ れた一対の第1電極及び第2電極を有し、前記第1電極 及び前記第2電極に直交する方向に配設された第3電極 を有するプラズマディスプレイパネルを駆動するための 駆動回路であって、

その一端が前記第1電極乃至第3電極の内の少なくとも いずれか一つの電極側に接続されると共に、その他端が 接地されて、前記プラズマディスプレイパネルの容量成 分との間でエネルギーの回収及び放出を行うコンデンサ 10

前記コンデンサに並列に接続され、その主経路の導通又 は非導通を制御する制御端子を有するスイッチング素子 とを備えることを特徴とする、プラズマディスプレイバ ネル用駆動回路。

【請求項2】 請求項1に記載のプラズマディスプレイ パネル用駆動回路であって、

前記スイッチング素子に直列に接続されて、前記スイッ チング素子と共に前記コンデンサの両端子間に並列に接 続された電流制限素子を更に備えることを特徴とする、 プラズマディスプレイパネル用駆動回路。

【請求項3】 請求項2に記載のプラズマディスプレイ パネル用駆動回路であって、

前記電流制御素子は抵抗であることを特徴とする、プラ ズマディスプレイパネル用駆動回路。

【請求項4】 請求項1乃至3のいずれかに記載のブラ ズマディスプレイパネル用駆動回路であって、

前記スイッチング素子は半導体装置で構成されることを 特徴とする、プラズマディスプレイパネル用駆動回路。

【請求項5】 請求項1乃至3のいずれかに記載のブラ 30 ズマディスプレイパネル用駆動回路であって、

前記スイッチング素子は電磁開閉器であることを特徴と する、プラズマディスプレイパネル用駆動回路。

【請求項6】 請求項1乃至5のいずれかに記載の前記 プラズマディスプレイバネル用駆動回路と、

少なくとも所定の間隔を保って配置された一対の第1電 極及び第2電極を有するプラズマディスプレイパネル

高電圧電源供給部と低電圧電源供給部とから成る電源回 路と、

所定の信号に基づいて制御信号を生成して、当該制御信 号を前記スイッチング素子の前記制御端子と前記高電圧 電源供給部の駆動回路とに出力する制御回路とを備える ことを特徴とする、プラズマディスプレイ装置。

【請求項7】 請求項6に記載のプラズマディスプレイ 装置であって、

前記所定の信号とは高電圧電源供給部からの出力電圧で あり、

前記制御回路は、前記出力電圧が正常値であるか否かを

力することを特徴とする、プラズマディスプレイ装置。 【請求項8】 請求項6に記載のプラズマディスプレイ 装置であって、

前記所定の信号とは低電圧電源供給部からの出力電圧で

前記制御回路は、前記出力電圧が正常値であるか否かを 判定して、当該判定に基づく前記制御信号を生成して出 力することを特徴とする、ブラズマディスプレイ装置。 【請求項9】 請求項6に記載のプラズマディスプレイ

装置であって、 前記所定の信号とは入力映像信号及び入力同期信号であ

前記制御回路は、前記入力映像信号と前記入力同期信号 との少なくとも一方が欠落しているか否かを判定して、 当該判定に基づく前記制御信号を生成して出力すること を特徴とする、プラズマディスプレイ装置。

【請求項10】 請求項6乃至9のいずれかに記載のブ ラズマディスプレイ装置であって、

前記制御回路から出力される前記制御信号に基づいて、 20 前記高電圧電源供給部からの前記出力電圧の供給が停止 されると共に前記スイッチング素子が導通状態に制御さ れることを特徴とする、ブラズマディスプレイ装置。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】との発明は、プラズマディス ブレイ装置の駆動回路に関するものであり、特に、駆動 回路内に設けられる無効電力回収回路に関する。

[0002]

【従来の技術】図10は、従来のプラズマディスプレイ 装置20の全体の構成を示すブロック図である。かかる 構成は例えば特開平9-97034号公報の図6におい て従来技術として開示される。図10において、プラズ マディスプレイ装置が備えるプラズマディスプレイバネ ル(以下、「PDP」とも呼ぶ)30は、平行に配置さ れたn本の行電極X1~Xn(以下、「行電極Xi」 (i:1~n)とも呼ぶ)と、当該行電極X1~Xnの それぞれと対を成して互いに平行に配置された行電極Y l~Yn(以下、「行電極Yi」(i:l~n)とも呼 ぶ)と、上記行電極Xi, Yiと所定の間隔を保って垂 直を成す方向に配置されたm本のアドレス電極A1~A m(以下、「アドレス電極Aj」(j:1~m) とも呼 ぶ)とを有する交流型PDPである。このとき、行電極 Xi, Yi及びアドレス電極Ajとの立体交差にする箇 所において1つの発光セルないしは放電セル30Cを形 成している。

【0003】更に、図10において、電源回路10は、 それぞれが所定の電圧値を有する電圧Vw、Va、V d, Vcc, Vs, (-Vy), (-Vsc)を生成し て各回路又は部品に出力する。なお、電圧Vccは論理 判定して、当該判定に基づく前記制御信号を生成して出 50 回路用の低電圧であり、電源回路 10 中の低電圧電源供 給部(図示せず)から供給される。また、例えば、対を 成す行電極Xi、Yi間及びアドレス電極Ajと行電極 Yi との間の各放電開始電圧が290V, 180Vであ る場合、電圧(維持放電電圧) Vs=180V, 電圧V a=50V, 電圧Vsc=100V, 電圧Vcc=5 V, 電圧Vd=15Vである(上記の特開平9-970 34号公報参照)。制御回路27は、アナログの複合映 像信号から分離されてデジタル変換された表示データD ATAをアドレスドライバ23に供給すると共に、ドッ トクロックCLK及び上記アナログの複合映像信号から 10 分離されてデジタル変換された垂直同期信号VSYN C、水平同期信号HSYNCに基づいて所定の制御信号 を生成して、Y共通ドライバ24A, 走査ドライバ25 及びX共通ドライバ101に出力する。アドレスドライ バ23、Y共通ドライバ24A、走査ドライバ25及び X共通ドライバ101のそれぞれは制御回路27から入 力される制御信号又は表示データと電源回路10から入 力される上記各電圧とに基づいて、アドレス電極Aj, 行電極Xi, Yiに所定の電圧を供給する。

【0004】アドレスドライバ40は、m本のアドレス 20 電極Ajのそれぞれに接続されたm個の出力端を有する Aドライバ43と、当該m個のAドライバ43のそれぞ れに対する、互いに同一の構成を有するシフトレジスタ 41及びラッチ回路42とを備えており、アドレス電極 AjにはA共通ドライバ39によって、所定の電圧が供 給される。

【0005】他方、n本の行電極Yiのそれぞれに接続 され、互いに同一の構成のn個のドライバから成るYド ライバ252及び当該n個のドライバに対応した構成を 有するシフトレジスタ251から成る走査ドライバ25 と、Y共通ドライバ24Aとによって、行電極Yiに所 定の電圧が供給される。

【0006】また、X共通ドライバ101は、上記電圧 Vd, Vcc, Vs, Vw, Va及び制御回路27から の所定の制御信号に基づいて、n本が共通に接続された 行電極Xi(このため、n本の行電極Xiを総称して 「行電極X」とも呼ぶ)に所定の電圧を一括に供給す る。ことで、X共通ドライバ101のより具体的な構成 を図11を用いて説明する。なお、図11では、PDP 30をその容量成分ないしは負荷容量CLとして図示し ている。また、図11に示す構成と同等の構成は、特開 平6-130914号公報中の図6ないしはエネルギー ・リカバリー・サステイン・サーキット・フォア・ザ・ ACプラズマディスプレイ (Energy Recovery Sustain Circuit for the AC Plasma Display, L · F · Weber, SID 87 DIGEST, P92-95, 1987) 又は上記特開平9-9703 4号公報に開示されている。

【0007】図11において、X共通ドライバ101は 接続点PLを介して負荷容量CLに接続されている。X 共通ドライバ101は、上記接続点PLに接続された維 50 ることによってコンデンサC1と負荷容量CLとの間に

持電圧回路103と、当該維持電圧回路103に接続点 P2を介して接続された無効電力回収回路(以下、「回 収回路」とも呼ぶ) 102とを備える。

【0008】図11に示すように、維持電圧回路103 は、そのソース端子が電圧Vsを出力する電源(図10 の電源回路10中に備えられた出力端に相当) に接続さ れたPチャネルMOSFET3(以下、「MOSFET 3」とも呼ぶ)と、そのソース端子が接地されたNチャ ネルMOSFET4(以下、「MOSFET4」とも呼 ぶ)とを備え、両MOSFET3、4の各ドレイン端子 は共通に2つの接続点PL及びP2に接続されている。 【0009】また、無効電力回収回路102において、 その一端が上記接続点 P2 に接続されたインダクタ L1 の他端は、ダイオード D1のカソード端子及びダイオー ドD2のアノード端子に共通に接続されている(節点N 102参照)。ダイオードD2のカソード端子はNチャ ネルMOSFET2 (以下、「MOSFET2」とも呼 ぶ)のドレイン端子に接続されている。当該MOSFE T2のソース端子はPチャネルMOSFET1(以下、 「MOSFET1」とも呼ぶ)のソース端子並びに接続 点P1に接続され、接続点P1はコンデンサC1を介し て接地されている(節点N101参照)。かかるコンデ ンサClの容量は負荷容量Clと比べて充分大きい。そ して、MOSFET1のドレイン端子は上記ダイオード D1のアノード端子に接続されている。また、上記MO SFET1~4は、各々のゲート端子に入力される制御 回路27からの制御信号によってスイッチとして機能す る。なお、以下の説明では、図11において、回収回路 102内のコンデンサC1を除いて破線で囲んだ構成を 「(無効電力)回収回路用駆動回路102A」と呼ぶ。 【0010】回収回路102では、放電セル30C(図 10参照) における放電の終了後に、MOSFET1, 3及び4をOFF状態に制御し且つMOSFET2をO N状態に制御することによって負荷容量CLとコンデン サC1との間にインダクタL1、ダイオードD1、MO SFET2を介した導通経路を形成して、負荷容量CL に蓄積された電荷ないしはエネルギーをコンデンサC1 に回収する。このとき、コンデンサC1とインダクタL 1とにより構成される共振回路によって、接続点P1の 電圧VP1 (即ち、コンデンサC1の両端間の電圧) は 上昇する一方、接続点PLの電圧VPL(即ち、負荷容 **量CLの両端間の電圧)は接地電位(OV)近くまで下** 降する。そして、電圧VPLが最も低くなった時点(換 言すれば、電圧VP1が最大値になった時点) において MOSFET4をON状態に制御して、電圧VPLを接 地電位に固定すると共に電圧VP1をその最大値に固定

【0011】その後、MOSFET2、3及び4をOF F状態に制御し且つMOSFET1をON状態に制御す MOSFET1. ダイオードD1. インダクタL1を介した導通経路を形成して、コンデンサC1に蓄積された電荷ないしはエネルギーを負荷容量CLに対して放出する。このとき、コンデンサC1とインダクタL1とにより構成される共振回路によって、接続点P1の電圧VP1は減少する一方、接続点PLの電圧VPLは上述の電圧VP1の最大値に略等しい電圧値にまで上昇する。そして、電圧VPLが最も高くなった時点においてMOSFET3をON状態に制御して、電圧VPLを電圧値Vsに固定する。かかる動作により、放電セル30C(図 1010参照)において放電が発生する。

【0012】以上の一連の動作は、コンデンサC1及びインダクタL1より成る共振回路に基づく動作であり、かかる一連の動作が継続されることによってコンデンサC1は負荷容量CLに対してエネルギーないしは電荷の回収・放出を繰り返す(このため、コンデンサC1を「(無効電力)回収コンデンサC1」とも呼ぶ)。このとき、接続点P1の電位VP1は自動的にVs/2に固定される。例えば電圧Vs=180Vのときには、電圧VP1=90Vになる。

#### [0013]

【発明が解決しようとする課題】従来の無効電力回収回 路102では、PDPの画像表示を停止した後あるいは プラズマディスプレイ装置の電源を切った後であって も、回収コンデンサClに大量の電荷が蓄積されてその 両端の電圧が100V近い高電圧を保持する場合があ る。他方、上述のPDPの表示停止中等の場合におい て、図11中のMOSFET1~4はOFF状態にあ り、制御されていない。このため、かかる状態におい て、例えばMOSFET1のゲート端子にそのソース・ ドレイン間を導通しうる程のノイズが印加されると、回 収コンデンサC1に蓄積されている電荷が上記MOSF ET1, ダイオードD1, インダクタL1を介して負荷 容量CLに移動する場合がある。かかる電荷の移動によ りPDPの各放電セルでは意図しない放電 (異常放電) が生じ、その結果として、PDPの画像表示を再開した 際に全面書き込み放電や維持放電等が正常に放電を開始 しないあるいは放電が継続しないという事態が生じうる (問題点(i))。

【0014】また、上述の電荷の移動後に、ノイズによ 40ってMOSFET1~4がON状態(導通状態)になると、耐圧以上の電圧がMOSFETに印加されることになり、MOSFETの故障が発生する場合がある(問題点(ii))。

【0015】加えて、上述の画像表示停止中等において回収コンデンサC1が高い電圧を保持しているときには、回収コンデンサC1自体は勿論プラズマディスプレイ装置内の他の構成部品に不必要に電気的なストレスを与え続けてしまう(問題点(iii))。

【0016】また、プラズマディスプレイ装置の検査や 50

修理は、回収コンデンサC1の両端の電圧を十分に下げた後に行う必要があるため、回収コンデンサC1に蓄積された電荷を放電又は放出させるための治具を別途に準備しなければならない(問題点(iv))。

【0017】本発明は、上記の問題点(i)~(iv)に鑑みてなされたものであり、必要性が低い又は無い場合に回収コンデンサが高い電圧を保持することを有効に回避しうるPDP用駆動回路を提供することを第1の目的とする。

0 【0018】更に、上記第1の目的を簡略且つ安価な構成で以て実現可能であり、しかも信頼性に富むPDP用駆動回路を提供することを第2の目的とする。

【0019】加えて、上記第1及び第2の目的を実現し うるPDP用駆動回路を備えるプラズマディスプレイ装 置を提供するととを第3の目的とする。

[0020]

【課題を解決するための手段】(1)請求項1に記載の発明に係るプラズマディスプレイパネル用駆動回路は、所定の間隔を保って互いに平行に配設された一対の第1 電極及び第2電極を有し、前記第1電極及び前記第2電極に直交する方向に配設された第3電極を有するプラズマディスプレイパネルを駆動するための駆動回路であって、その一端が前記第1電極乃至第3電極の内の少なくともいずれか一つの電極側に接続されると共に、その他端が接地されて、前記プラズマディスプレイパネルの容重成分との間でエネルギーの回収及び放出を行うコンデンサと、前記コンデンサに並列に接続され、その主経路の導通又は非導通を制御する制御端子を有するスイッチング素子とを備えることを特徴とする。

【0021】(2)請求項2に記載の発明に係るプラズマディスプレイパネル用駆動回路は、請求項1に記載のプラズマディスプレイパネル用駆動回路であって、前記スイッチング素子に直列に接続されて、前記スイッチング素子と共に前記コンデンサの両端子間に並列に接続された電流制限素子を更に備えることを特徴とする。

【0022】(3)請求項3に記載の発明に係るプラズマディスプレイパネル用駆動回路は、請求項2に記載のプラズマディスプレイパネル用駆動回路であって、前記電流制御素子は抵抗であることを特徴とする。

【0023】(4)請求項4に記載の発明に係るプラズマディスプレイパネル用駆動回路は、請求項1乃至3のいずれかに記載のプラズマディスプレイパネル用駆動回路であって、前記スイッチング素子は半導体装置で構成されることを特徴とする。

【0024】(5) 請求項5に記載の発明に係るプラズマディスプレイパネル用駆動回路は、請求項1乃至3のいずれかに記載のプラズマディスプレイパネル用駆動回路であって、前記スイッチング素子は電磁開閉器であることを特徴とする。

**) 【0025】(6)請求項6に記載の発明に係るブラズ** 

マディスプレイ装置は、請求項1乃至5のいずれかに記載の前記プラズマディスプレイパネル用駆動回路と、少なくとも所定の間隔を保って配置された一対の第1電極及び第2電極を有するプラズマディスプレイパネルと、高電圧電源供給部と低電圧電源供給部とから成る電源回路と、所定の信号に基づいて制御信号を生成して、当該制御信号を前記スイッチング素子の前記制御端子と前記高電圧電源供給部の駆動回路とに出力する制御回路とを備えることを特徴とする。

【0026】(7)請求項7に記載の発明に係るブラズマディスプレイ装置は、請求項6に記載のブラズマディスプレイ装置であって、前記所定の信号とは高電圧電源供給部からの出力電圧であり、前記制御回路は、前記出力電圧が正常値であるか否かを判定して、当該判定に基づく前記制御信号を生成して出力することを特徴とする。

【0027】(8)請求項8に記載の発明に係るプラズマディスプレイ装置は、請求項6に記載のプラズマディスプレイ装置であって、前記所定の信号とは低電圧電源供給部からの出力電圧であり、前記制御回路は、前記出力電圧が正常値であるか否かを判定して、当該判定に基づく前記制御信号を生成して出力することを特徴とする。

【0028】(9)請求項9に記載の発明に係るプラズマディスプレイ装置は、請求項6に記載のプラズマディスプレイ装置であって、前記所定の信号とは入力映像信号及び入力同期信号であり、前記制御回路は、前記入力映像信号と前記入力同期信号との少なくとも一方が欠落しているか否かを判定して、当該判定に基づく前記制御信号を生成して出力することを特徴とする。

【0029】(10)請求項10に記載の発明に係るプラズマディスプレイ装置は、請求項6乃至9のいずれかに記載のプラズマディスプレイ装置であって、前記制御回路から出力される前記制御信号に基づいて、前記高電圧電源供給部からの前記出力電圧の供給が停止されると共に前記スイッチング素子が導通状態に制御されることを特徴とする。

#### [0030]

【発明の実施の形態】以下に説明する実施の形態1乃至3では、従来のX共通ドライバ101(図10及び図11参照)に相当するX共通ドライバ中に設けられた、PDP用駆動回路である(無効電力)回収回路に特徴がある。このため、かかる点を中心に説明するものとし、図10又は図11中の構成要素と同等のものには同一の符号を付して、既述の説明を援用する(この場合、行電極Xiが「第1電極」に該当する)。また、実施の形態1乃至3に係る回収回路を図10に示した従来のY共通ドライバ24A中に設けても良い(この場合、行電極Yiが「第2電極」に該当する)。さらに、以下に説明する実施の形態1乃至3に係る回収回路を、図10に示すA

共通ドライバ39中に設けても良い(この場合、アドレス電極Ajが「第3電極」に該当する。実施の形態1乃至3に係る各回収回路は、X共通ドライバ中、Y共通ドライバ中、A共通ドライバ中のいずれか1つ、すなわち第1電極、第2電極、第3電極の少なくともいずれか1つの電極に対応して接続される点に特徴を有する。なお、図7を除く図1~図9では、図11中の破線で囲んだ「回収回路用駆動回路102A」、「維持電圧回路103」はブロック化して図示している。

【0031】(実施の形態1)図1は実施の形態1に係る回収回路22を備えるX共通ドライバ21とPDPの容量成分(以下、「負荷容量」とも呼ぶ)CLとの接続形態を示す回路図であり、図11に示す従来の接続形態に対応する。

【0032】図1に示すように、負荷容量CLの一端が

(図10に示すようにn本の行電極Xi(第1電極)が共通に)接続点PLを介してX共通ドライバ21の出力端ないしは維持電圧回路103の出力端である一端(図11の節点N103参照)に接続されている。そして、維持電圧回路103の他端(図11の節点N103参照)は接続点P2を介して無効電力回収回路22ないしは回収回路用駆動回路102Aの一端(図11のインダクタL1の一端)に接続されている。更に、回収回路用駆動回路102Aの他端は接続点P1を介して無効電力回収コンデンサ(以下、「(無効電力)回収コンデンサ」とも呼ぶ)C1の一端に接続され、当該回収コンデンサC1の他端は接地されている。

【0033】特に、実施の形態1に係る回収回路22では、回収コンデンサC1の上記一端にスイッチング素子SWの主経路の一端が接続され、その他端は回収コンデンサC1の上記他端に接続されている。即ち、回収コンデンサC1に並列にスイッチング素子SWが接続されている。スイッチング素子SWは制御端子23を備えており、かかる制御端子23に入力される制御信号に基づいて同スイッチング素子SWの主経路の導通状態(ON状態)あるいは非導通状態(OFF状態)の制御が可能である。なお、以下の説明では、図1に示すように、スイッチング素子SWと回収コンデンサC1との2つの節点について、接続点P1側のそれを「節点N1」と呼び、接地側のそれを「節点N2」と呼ぶ。

【0034】 このとき、制御端子23に入力する制御信号によってスイッチング素子SWをOFF状態にするときには、回収コンデンサC1は負荷容量CLとの間でインダクタL1(図11参照)を介してエネルギーの回収・放出ないしは電荷の充放電を行うことができる。これに対して、スイッチング素子SWをON状態にするときには、回収コンデンサC1に蓄積されているエネルギーないしは電荷をスイッチング素子SWの主経路を介して放出させて、回収コンデンサC1の両端間の電圧を電圧50値0Vにまで下げることができる。

【0035】とのため、実施の形態1に係る回収回路2 2ないしはX共通ドライバ21では、例えばPDPの画 像表示が停止した場合に制御端子23にスイッチング素 子SWをON状態にするための制御信号を入力すれば、 回収コンデンサClの両端間の電圧を確実に下げること ができる。これによって、画像表示動作の停止中のPD Pにおいて回収コンデンサC1からPDP側への電荷の 移動を無くすることができるため、異常放電等のPDP ないしはプラズマディスプレイ装置の動作時の不具合を 生じることが全く無い。更に、従来の回収回路102と 10 は異なり、上述の画像表示停止中やプラズマディスプレ イ装置の不具合発生時にスイッチング素子をON状態に するときには、回収コンデンサC1に保持された高電圧 に起因して他の構成部品に与える電気的なストレスを格 段に低減することができる。また、スイッチング素子S ₩はプラズマディスプレイ装置内に備えられているの で、従来のプラズマディスプレイ装置のように回収コン デンサC1に蓄積された電荷を放出させるための治具を 別途に準備する必要が全くない。

9

【0036】以下に、スイッチング素子SWの具体的な構成を説明する。図2は、スイッチング素子SWの一例としてNチャネルMOSFETを適用した場合の無効電力回収回路221及びX共通ドライバ211の回路図である。図2に示すように、特に、回収コンデンサC1の上記一端ないしは節点N1にNチャネルMOSFET5(以下、単に「MOSFET5」とも呼ぶ)のドレイン端子が接続され、MOSFET5のドレイン端子は回収コンデンサC1の上記他端ないしは節点N2に接続されて接地されている。

【0037】とのとき、MOSFET5のゲート端子231が図1中の制御端子23に該当し、ゲート端子231に所定の電圧を印加してドレインーソース間を導通状態にすることによって図1のスイッチング素子SWのON状態が実現され、ゲート端子231の電圧を接地電位にして上記ドレインーソース間を非導通状態にすることによってスイッチング素子SWのOFF状態が実現される。

【0038】また、例えばプラズマディスプレイ装置内に電源として動作する大容量のコンデンサを準備するときには、プラズマディスプレイ装置の電源がOFF状態 40になった後でも上記大容量コンデンサを電源として用いることによってMOSFET5を駆動させて、回収コンデンサC1の電圧を下げることが可能である。

【0039】このようにスイッチング素子SWとしてMOSFET5を適用した場合には、小型化され且つ信頼性の高いスイッチング素子SWを低コストで実現することができるという利点がある。なお、NチャネルMOSFET5の代わりに、PチャネルMOSFETやそのベース端子が制御端子23に該当するバイボーラ型トランジスタ等のように制御端子を有し、当該制御端子に入力50

する信号によってスイッチング動作を実行可能な半導体 装置を用いても良い。

【0040】次に、スイッチング素子SWの他の一例として電磁開閉器であるリレーを適用した場合について、図3に示す無効電力回収回路222及びX共通ドライバ212を用いて説明する。図3に示すように、回収コンデンサC1の上記一端ないしは節点N1にリレーKの主経路の一端が接続され、リレーKの上記主経路の他端は回収コンデンサC1の上記他端ないしは節点N2に接続されて接地されている。

【0041】 このとき、リレーKの電磁石を励起して上記主経路の導通状態/非導通状態を制御するための制御端子23とが図1中のスイッチング素子SWの制御端子23に該当する。かかる回収回路22では、制御端子232に所定の電流を与えることにより電磁石を励起して上記主経路を導通状態にするときには図1のスイッチング素子SWのON状態が実現され、制御端子232に与えている電流を切ってリレーKの上記主経路を非導通状態にするときにはスイッチング素子SWのOFF状態20が実現される。

【0042】とのようにスイッチング素子SWとしてリレーのような電磁開閉器を適用するときには、特に、回収コンデンサが大容量の場合や回収コンデンサに蓄積された電荷を当該スイッチング素子を介して放電ないしは放出する際の電流が大きい場合にも対応可能な回収回路を実現でき、安定的に回収コンデンサC1の電圧を下げることができるという利点がある。

【0043】また、上述の動作とは逆に制御端子232 に所定の電流が与えられた時に主経路が非導通状態になり、上記所定の電流の供給が断たれたときに主経路が導通状態になるリレーを用いる場合には、例えばプラズマディスプレイ装置の電源がOFF状態になり、リレーKの制御端子に電源の供給が無くなった時点において、回収コンデンサC1の電圧を下げることが可能である。

【0044】(実施の形態2)図4は、実施の形態2に係る回収回路32を備えるX共通ドライバ31を示す回路図である。なお、既述の図1~図3中の構成要素と同等のものには同一の符号を付して、その詳細な説明は既述の説明を援用するに留める。

1 【0045】図4に示すように、特に、回収回路32は、図1の回収回路22に対して、節点N1とスイッチング素子SWとの間に挿入された電流制限素子LMを更に備える。詳細には、回収コンデンサC1の上記一端ないしは節点N1に電流制限素子LMの一端が接続され、当該電流制限素子LMの他端はスイッチング素子SWを介して回収コンデンサの上記他端ないしは節点N2に接続されている。即ち、スイッチング素子SWと電流制限素子LMとから成る直列回路が回収コンデンサC1と並列に接続されている。

0 【0046】回収回路32によれば、スイッチング素子

ドレインーソース間に流れる電流はドレイン-ソース間電圧に依存しない一定値とすることが可能である。かかる場合には、MOSFET5のみによってスイッチング素子SW及び電流制限素子LMの両方の機能を実現可能

SWに流れる電流値を電流制限素子LMの電流制限量以内の値に制限することが可能であるので、スイッチング素子SWとして大電流用ないしは耐電力的に大きいスイッチング素子を用いる必要性を低くするあるいはその必要を全く無くすることができる。このため、実施の形態1に係る回収回路22と比較して、スイッチング素子SW(結果的に、回収回路32)の小型化,低コスト化を図ることができるという利点がある。

【0051】(実施の形態3)実施の形態3では、上述の実施の形態1及び2で説明したスイッチング素子SWの具体的な制御方法を説明する。

【0047】ここで、電流制限素子LMの一例として抵抗を適用し且つスイッチング素子SWとして既述のMOSFET5を用いた場合の無効電力回収回路321及びX共通ドライバ311を図5を用いて説明する。図5に示すように、回収回路321では、抵抗R(抵抗値r)とMOSFET5との直列回路が回収コンデンサC1に並列に接続されている。即ち、回収コンデンサC1の上記一端ないしは節点N1に抵抗Rの一端が接続され、当該抵抗Rの他端はMOSFET5のドレイン端子に接続され、そのソース端子は回収コンデンサC1の上記他端ないしは節点N2に接続されて接地されている。

【0052】図6は、実施の形態3に係るプラズマディ スプレイ装置11の構成を模式的に示す図である。な お、図6並びに後述の図8及び図9ではその説明に必要 な構成要素のみを抽出して図示しており、Y共通ドライ バ,走査ドライバやアドレスドライバ等の他の構成要素 は図10の従来の要素を用いることができる。なお、図 6では、電源回路10を、プラズマディスプレイ装置内 の各制御回路に対して供給する複数の所定の低電圧、例 えば論理回路用の電圧値である5 V等(以下、上記複数 の所定の低電圧を総称して「低電圧VL」と呼ぶ)を生 成して出力する制御用低電圧電源供給部(以下、「低電 圧電源供給部」とも呼ぶ)SPLと、X共通ドライバ等 の各表示回路を介してPDPの各電極に対して供給する 複数の所定の高電圧、例えば維持放電電圧Vs=180 V等(以下、上記複数の所定の高電圧を総称して「高電 圧VH」と呼ぶ)を供給する表示用高電圧電源供給部 (以下、「髙電圧電源供給部」とも呼ぶ) SPHとに分 類して図示している。

【0048】回収回路321では、MOSFET5のゲート端子231の電圧を接地電位にしてドレインーソース間を非導通状態にする(スイッチング素子SWをOFF状態にする)ときには、回収コンデンサC1と負荷容量CLとの間で電荷ないしはエネルギーの充放電を行うことができる。これに対して、MOSFET5のゲート端子231に所定の電圧を印加してドレインーソース間を導通状態にする(スイッチング素子SWをON状態にする)と、回収コンデンサC1に蓄積されいる電荷が抵抗を介して放電ないしは放出される。このとき、既述のようにPDPの動作時における接続点P1の電圧VP1は電圧値(Vs/2)となることから、スイッチング素子SWであるMOSFET5のドレインーソース間に流れる電流は、最大値で電流値  $\{Vs/(2r)\}$ を超えることはない。

【0053】また、実施の形態3乃至後述の実施の形態5では、X共通ドライバとして実施の形態1に係るX共通ドライバ21を用いた場合を挙げて説明するが、勿30論、実施の形態2に係る、電流制限素子LMを備えたX共通ドライバ31を用いても良い。

【0049】とこで、抵抗Rの抵抗値 r が小さい場合には、電荷の放電ないしは放出の速度を速くすることができるが、スイッチング素子SWとして耐電力的に大きなものを使用する必要性が生じるので、上述の小型化及び低コスト化という利点を得られなくなる。他方、抵抗Rの抵抗値 r が大きい場合には、電荷の放電ないしは放出に時間がかかってしまうので、PDPの画像表示停止中等において回収コンデンサC1からPDPへの電荷の移動の防止や他の構成部品に与える電気的なストレスの低減という既述の効果が希釈化されてしまう。このため、抵抗Rの抵抗値 r は、かかる観点に基づいて個々のプラズマディスプレイ装置あるいは回収回路に対して個別具体的に最適値が選択される。

【0054】図6に示すように、実施の形態3に係るブラズマディスプレイ装置11は、図10の従来のプラズマディスプレイ装置20に対して既述のスイッチング素子SWと共に高電圧低下検出回路(制御回路)CHHを更に備えている。特に、高電圧低下検出回路CHHは、高電圧電源供給部SPHで生成された全ての出力電圧、即ち、高電圧VHが入力され、当該電圧VHの状態に応じた所定の制御信号ないしは状態信号CONTHを生成して、高電圧電源供給部SPH及びスイッチング素子SWの制御端子23に対して出力する。詳細には、高電圧低下検出回路CHHは、入力された高電圧VHに対して、(a)高電圧VHの全ての電圧が所定の電圧値(正常値)である状態又は(b)高電圧VHの内の少なくとも1つが所定の電圧値よりも低下している状態のいずれの状態にあるかを判定し、その判定結果に基づく上記状

【0050】更に、図5に示す回路構成の代わりに既述の図2の構成においても、MOSFET5において、ゲート-ソース間電圧を一定値になるように制御すれば、

【0055】高電圧低下検出回路CHHとして、図7に示すように、例えば高電圧VHの内の1つである高電圧V1について、当該高電圧V1を抵抗R1、R2により

態信号CONTHを生成して出力する。

分圧して得られる低電圧V2をA/D変換器15におい てデジタル変換し、当該デジタル量に対して論理回路な いしはマイクロコンピュータ16において上述の判定処 理を行う。このとき、例えば電圧V1=90Vの場合に は抵抗R1と抵抗R2の各抵抗値を19:1の比率に設 定すれば、電圧V2=4.5 Vとすることができる。勿 論、上述の判定処理及び状態信号CONTHの生成・出 力を実現しうる限り、高電圧低下検出回路CHHとして 他の構成を用いても良い。

【0056】このとき、プラズマディスプレイ装置11 では、状態信号CONTHが上記(a)の状態を示す信 号である場合には、髙電圧電源供給部SPHは各表示回 路への高電圧の供給を続けると共にスイッチング素子S ₩はOFF状態に制御されて、PDPの画像表示動作を 行いうる。これに対して、状態信号CONTHが上記 (b) の状態を示す信号である場合には、当該状態信号 CONTHに基づいて、高電圧電源供給部SPHの駆動 回路は適切に制御されて各表示回路への高電圧電源の供 給を停止し、且つ、スイッチング素子SWはON状態に 制御されて回収コンデンサC1に蓄積されている電荷を 放電ないしは放出する。このため、例えば高電圧電源下 で動作している回路部品の破損によるインピーダンス低 下によって又は異物によるショートによって電流が増加 して、高電圧電源供給部SPHの能力超過に起因する高 電圧VHの低下等の不具合が生じた場合であっても、当 該不具合の波及を有効に回避することができる。

【0057】(実施の形態4)図8は、実施の形態4に 係るプラズマディスプレイ装置12の構成を模式的に示 す図である。図8に示すように、プラズマディスプレイ 装置12は、図6の高電圧低下検出回路CHHに換え て、低電圧低下検出回路(制御回路)CHLを備える。 かかる低電圧低下検出回路CHLは、低電圧電源供給部 SPLが生成する全ての低電圧、即ち、低電圧VLが入 力され、当該入力された低電圧VLに対して、(c)低 電圧VLの全ての電圧が所定の電圧値(正常値)である 状態又は(d)低電圧VLの内の少なくとも1つが所定 の電圧値よりも低下している状態のいずれの状態にある かを判定し、その判定結果に基づいて制御信号ないしは 状態信号CONTLを生成する。そして、当該状態信号 CONTLを高電圧電源供給部SPH及びスイッチング 40 素子SWの制御端子23に対して出力する。

【0058】低電圧低下検出回路CHLとして、例えば マイクロコンピュータシステムに用いられる、電源電圧 の低下等の異常を検出して所定の信号を発生する電源電 圧監視用システムリセットICを用いることができる。 かかるシステムリセットICは、監視される低電圧と、 その両端の電圧が上記被監視電圧(の正常値)にまで充 電されたコンデンサの当該電圧値(被監視電圧よりも変 動が小さい)とを比較して、上記被監視電圧の低下を検 出するものである。勿論、上述の判定処理及び状態信号 CONTLの生成・出力を実現しうる限り、低電圧低下 検出回路CHLとして他の構成を用いても良い。

【0059】プラズマディスプレイ装置12では、状態 信号CONTLが上記(c)の状態を示す信号である場 合には、高電圧電源供給部SPHは各表示回路への高電 圧の供給を続けると共にスイッチング素子SWはOFF 状態に制御されて、PDPの画像表示動作を行いうる。 これに対して、状態信号CONTLが上記(d)の状態 を示す信号である場合には、当該状態信号CONTLに 基づいて、高電圧電源供給部SPHの駆動回路は適切に 制御されて各表示回路への高電圧電源の供給を停止し、 且つ、スイッチング素子SWはON状態に制御されて回 収コンデンサC1に蓄積されている電荷を放電ないしは 放出する。このため、例えば低電圧電源下で動作してい る回路部品の破損や異物によるショートが生じて、低電 圧電源供給部SPLの出力電圧VLが低下するという不 具合が生じた場合であっても、当該不具合の波及を有効 に回避することができる。

【0060】(実施の形態5)図9は、実施の形態5に 係るプラズマディスプレイ装置13の構成を模式的に示 す図である。図9に示すように、プラズマディスプレイ 装置13は、既述の電源回路10と共に、映像信号及び 同期信号から成り外部から入力される複合映像信号の内 の上記映像信号又は同期信号の内の少なくとも一方の欠 落を検出する複合映像信号欠落検出回路(制御回路) C HIを備える。かかる複合映像信号欠落検出回路CHI は、アナログ信号である上記複合映像信号を入力信号と し、当該入力された複合映像信号の内の映像信号又は同 期信号の内の少なくとも一方の欠落を検出して、その検 30 出結果に基づいて制御信号ないしは状態信号CONTI を生成する。そして、当該状態信号CONTIを高電圧 電源供給部SPH及びスイッチング素子SWの制御端子 23に対して出力する。

【0061】ととで、複合映像信号自身の欠落を検出す る方法として、例えば複合映像信号入力端子ないしはコ ネクタに複合映像信号が伝達されるケーブルが確実に挿 入されているか否かを機械的スイッチ等の手段により検 出する方法がある。また、映像信号の最大振幅の例えば 2%~3%の大きさに設定された所定の比較値と、入力 映像信号とを比較して、入力映像信号の振幅が上記比較 値よりも小さい値であり且つ入力映像信号のその値が所 定の期間(例えば1秒間)続いた場合には、映像信号が 欠落していると判定する方法を適用しても良い。他方、 同期信号の欠落を検出する方法として、例えば同期信号 の周期毎設けられた検出窓に同期信号が存在しない場合 に同期信号の欠落していると判定する方法が適用可能で ある。

【0062】勿論、他の方法を用いて映像信号又は同期 信号の欠落を検出しても良い。更に、複合映像信号欠落 検出回路CHIは、その複合映像信号から分離されてデ

50

ジタル変換して得られた、図10中に示す表示データDATA、垂直同期信号VSYNC及び水平同期信号HSYNCを入力信号として、これらの信号DATA、VSYNC及びHSYNCのそれぞれの欠落を検出することで上述の状態信号CONTIを生成する構成であっても良い。

【0063】このとき、複合映像信号欠落検出回路CH Iが映像信号及び同期信号の双方とも欠落しておらず正 常であることを示す状態信号CONTIを出力する場合 には、高電圧電源供給部SPHは各表示回路への高電圧 10 の供給を続けると共にスイッチング素子SWはOFF状 態に制御されて、PDPは表示動作を行いうる。とれに 対して、状態信号CONTIが映像信号又は同期信号の 内の少なくとも一方が欠落していることを示す信号であ る場合には、かかる状態信号CONTIに基づいて、高 電圧電源供給部SPHの駆動回路は適切に制御されて各 表示回路への高電圧電源の供給を停止し、目つ、スイッ チング素子SWはON状態に制御されて回収コンデンサ Clに蓄積されている電荷を放電ないしは放出する。と のため、例えばPDPの画像表示が停止された状態であ 20 がある。 っても、回収コンデンサClから負荷容量CLないしは PDPの電極に電荷が移動することがないので、画像表 示が再開された際にそのような電荷移動による異常放電 の発生を確実に防止することができる。加えて、かかる 場合には、回収コンデンサC1の両端の電圧が0Vであ ると共に高電圧電源供給部SPHから高電圧VLが出力 されていないので、プラズマディスプレイ装置13内の 構成部品に不必要な電気的ストレスを与え続けることが 無いという利点もある。

【0064】以上の実施の形態1乃至5ではPDPが交流型PDPの場合について説明したが、実施の形態1乃至5の各説明はPDPとして直流型PDPを用いた場合にも適用される。

#### [0065]

【発明の効果】(1)請求項1に係る発明によれば、ス イッチング素子を非導通状態にすることにより上記コン デンサはPDPの容量成分との間でエネルギーの回収及 び放出を行う、無効電力回収コンデンサ(回収コンデン サ)として動作する。他方、スイッチング素子を導通状 態にすることにより回収コンデンサに蓄積されているエ ネルギーないしは電荷を放出して当該コンデンサの両端 の電圧を電圧値0にすることが可能である。このため、 当該PDP用駆動回路をプラズマディスプレイ装置に用 いた場合において、例えばPDPの画像表示の停止中に 上記スイッチング素子を導通状態にするときには、従来 のプラズマディスプレイ装置のように回収コンデンサに 蓄積された電荷がPDPの電極へ移動することが全くな いので、画像表示動作の再開時に異常放電が発生しない という効果を発揮する。このとき、画像表示の停止中に 回収コンデンサの高電圧状態が原因となって当該回収コ ンデンサ自身並びに他の部品に電気的なストレスを与え 続けることがないという効果もある。

【0066】また、プラズマディスプレイの検査や修理等の前に上記スイッチング素子を導通状態にするときには、別途に治具を準備することなく回収コンデンサに蓄積された電荷を放出させて当該コンデンサの電圧を十分に低下させた後に検査等を行うことができる。このとき、例えばプラズマディスプレイ装置内に発生した不具合を検出した時点でPDPの駆動動作を停止させると共にスイッチング素子を導通状態に制御するときには、他の部品への不具合の波及並びに上述の電気的なストレスに起因する新たな不具合の発生を有効に回避することができる。

【0067】(2)請求項2に係る発明によれば、スイッチング素子を導通状態にして回収コンデンサに蓄積された電荷を放出する際に、当該スイッチング素子に流れる電流を電流制限素子によって制限ないしは制御可能である。これにより、スイッチング素子として大電流用のものを用いる必要性を無くすることができるという利点がある。

【0068】(3)請求項3に係る発明によれば、小型な電流制限素子を安価に実現することができる。

【0069】(4)請求項4に係る発明によれば、スイッチング素子として半導体装置を用いることで当該PDP用駆動回路の安定的なあるいは信頼性の高い動作を実現することができる。更に、小型なスイッチング素子を安価に構成できるという利点がある。

【0070】(5) 請求項5に係る発明によれば、スイッチング素子として電磁開閉器を使用することで、回収コンデンサが大容量の場合や回収コンデンサに蓄積された電荷のスイッチング素子を介した放出に係る電流が大きい場合であっても、上記(1)~(3)の効果を確実に発揮することができる。

【0071】特に、その制御端子に入力される制御信号が断たれた場合に主経路を導通状態に制御可能な電磁開閉器を用いるときには、プラズマディスプレイ装置の電源がON状態からOFF状態に遷移した場合であっても、回収コンデンサの電圧を低下させて、上述の(1)~(3)の効果を得ることができる。

【0072】(6)請求項6に係る発明によれば、例えば上記所定の信号がプラズマディスプレイ装置内の不具合の発生に関する信号であるときには、上記制御回路によって高電圧供給部からの電源供給を停止させ、且つ、回収コンデンサの両端の電圧を低下させることができる。このため、他の部品に対する上記不具合の波及並びに高電圧状態の回収コンデンサに起因する電気的なストレスが原因の新たな不具合の発生を有効に回避することができる。

[0073](7)請求項7に係る発明によれば、高電 50 圧電源供給部からの出力電圧に不具合が生じた旨の制御 信号に基づいて高電圧供給部からの電源供給を停止さ せ、且つ、回収コンデンサの両端の電圧を低下させると きには、上述の(6)の効果を得ることができる。

17

【0074】(8)請求項8に係る発明によれば、低電 圧電源供給部からの出力電圧に不具合が生じた旨の制御 信号に基づいて髙電圧供給部からの電源供給を停止さ せ、且つ、回収コンデンサの両端の電圧を低下させると きには、上述の(6)の効果を得ることができる。

【0075】(9)請求項9に係る発明によれば、PD Pの画像表示動作が停止された旨あるいは入力映像信号 10 す回路図である。 又は入力同期信号に不具合が生じた旨の制御信号に基づ いて高電圧供給部からの電源供給を停止させ、且つ、回 収コンデンサの両端の電圧を低下させるときには、上述 の(6)の効果を得ることができる。

【0076】特に、請求項9に係る発明によれば、PD Pの画像表示動作の停止中においても回収コンデンサに 蓄積された電荷がPDPの電極に移動することがない。 このため、画像の表示再開時におけるPDPでの異常放 電の発生を確実に抑制できる。

【0077】(10)請求項10に係る発明によれば、 上記(6)~(9)の効果を確実に発揮しうるプラズマ ディスプレイ装置を提供することができる。

#### 【図面の簡単な説明】

【図1】 実施の形態1に係る無効電力回収回路の構成 を説明するための回路図である。

【図2】 実施の形態1に係る無効電力回収回路の構成 を説明するための回路図である。

【図3】 実施の形態1に係る無効電力回収回路の構成 を説明するための回路図である。

実施の形態2に係る無効電力回収回路の構成 30 を説明するための回路図である。

【図5】 実施の形態2に係る無効電力回収回路の構成 を説明するための回路図である。

【図6】 実施の形態3に係る無効電力回収回路の構成 を説明するための回路図である。

\*【図7】 実施の形態3に係る高電圧低下検出回路の構 成を模式的に示す回路図である。

【図8】 実施の形態4に係る無効電力回収回路の構成 を説明するための回路図である。

【図9】 実施の形態5に係る無効電力回収回路の構成 を説明するための回路図である。


【図10】 従来のプラズマディスプレイ装置の全体の 構成を模式的に示すブロック図である。

【図11】 従来のX共通ドライバの構成を模式的に示

#### 【符号の説明】

1~5 MOSFET (半導体装置)、10 電源回 路、11~13 プラズマディスプレイ装置、15 A /D変換器、16 マイクロコンピュータ、21, 11 1,211,212 X共通ドライバ、22,112, 221,222無効電力回収回路(PDP用駆動回 路)、23 制御端子、30 交流面放電型PDP、3 9 A共通ドライバ、40 アドレスドライバ、41 シフトレジスタ、42 ラッチ回路、43 Aドライ 20 バ、102A 回収回路用駆動回路、103 維持電圧 回路、231 ゲート端子(制御端子)、232 制御 端子、Aj アドレス電極、Cl 無効電力回収コンデ ンサ(コンデンサ)、CHH 高電圧低下検出回路、C HI 複合映像信号欠落検出回路、CHL 低電圧低下 検出回路、CL 負荷容量、CONTH. CONTI. CONTL 状態信号(制御信号)、DATA 表示デ ータ、HSYNC 水平同期信号、VSYNC 垂直同 期信号、K リレー(電磁開閉器)、LM 電流制限素 子、N1, N2 節点、P1, P2, PL 接続点、R 抵抗(電流制限素子)、R1, R2 抵抗、SPH 表示用高電圧電源供給部、SPL 制御用低電圧電源供 給部、SWスイッチング素子、X, X1~Xn 行電 極、Y1~Yn 行電極、V1, V2, VH, VL 電 Æ.

【図1】




C1:無効電力回収コンデンサ 台間容景(PDFの容量成分)


22 無効電力回収回路 23: 何如如子


221 211 四 収 回路用 取動 四路 102A CL τh

211: X共通ドライパ 221:每效位力间权同路

[図2]









\_

【図9】




CONTI: 状态信号

# 【図10】



# 【図11】



1,3: PチャネルMOSFET 2,4: NチャネルMOSFET L1: インダクタ CI: 無効電力回収コンデンサ CL: 負荷容量(PDPの容量成分) 101: X共選ドライバ 102: 無効電力回収回路 103: 維持電圧回路

フロントページの続き

(51) Int.Cl.' H O 4 N 5/66 識別記号 101

FΙ

テーマコード(参考)

H O 4 N 5/66 101B